La carrera por fabricar chips más potentes para la inteligencia artificial sumó un avance que puede cambiar la economía de los centros de datos. IBM presentó la primera tecnología de chips sub-1 nanómetro del mundo, basada en una arquitectura de transistores de 0,7 nanómetros, equivalente a 7 angstroms, una escala que ya se mide en dimensiones cercanas al tamaño de los átomos.
El anuncio apunta al problema más sensible que enfrenta la industria tecnológica. La expansión de la IA generativa elevó la demanda de cómputo, presionó la infraestructura eléctrica y llevó a los centros de datos a consumir cada vez más energía y agua para refrigeración. En ese contexto, IBM aseguró que su nueva tecnología puede ofrecer hasta un 50% más de rendimiento o hasta un 70% más de eficiencia energética frente a su nodo previo de 2 nanómetros.
Si un chip logra procesar la misma carga de trabajo con un 70% menos de consumo, el impacto puede sentirse tanto en los costos operativos de los centros de datos como en la velocidad a la que las empresas escalan sus modelos de IA.
Índice de temas
La apuesta de IBM para saltar la barrera del nanómetro
Durante años, la industria de los semiconductores avanzó mediante la reducción del tamaño de los transistores. Ese camino empezó a encontrar límites físicos cada vez más duros. IBM planteó una salida distinta con nanostack, una arquitectura tridimensional que apila transistores verticalmente y los organiza en capas escalonadas.
La diferencia con otros desarrollos radica en el nivel en el que ocurre ese apilamiento. AMD, Intel y Nvidia ya comercializan chips con estructuras apiladas en 3D, pero en esos casos el apilamiento suele darse a nivel de encapsulado. IBM llevó esa lógica al transistor, una escala mucho más compleja desde el punto de vista técnico y productivo.
El resultado anunciado concentra casi 100.000 millones de transistores en un chip de silicio del tamaño aproximado de una uña. Esa densidad equivale a casi el doble de la alcanzada por IBM con su tecnología de 2 nanómetros, presentada en 2021.
El avance también incluye una mejora relevante en SRAM, la memoria rápida integrada dentro del chip. IBM informó una escalabilidad del 40% en esa tecnología. La SRAM es una pieza determinante porque permite al procesador acceder a la información y reduce los cuellos de botella en tareas de alto volumen.
“Con nuestra nueva arquitectura de nanoapilamiento, no solo estamos creando transistores más pequeños, sino que estamos reinventando la forma en que se construyen los chips para ofrecer mucha más potencia y eficiencia energética”, dijo Jay Gambetta, director de IBM Research y miembro de IBM, según informó la compañía.
Un avance de laboratorio con impacto potencial en el negocio
El desarrollo todavía está en etapa de investigación y no llegó al mercado. IBM prevé que la producción pueda concretarse en un plazo de cinco años, siempre que la tecnología supere los desafíos de manufactura y de escalabilidad. Reuters informó que la compañía todavía no anunció un socio de fabricación para esta generación, aunque IBM licenció tecnologías previas a firmas como Samsung y Rapidus.
La investigación se realiza en Albany, Nueva York, dentro de un centro especializado que recibirá una herramienta de litografía EUV de alta apertura numérica desarrollada por ASML. Esa máquina es considerada una pieza central para imprimir circuitos con dimensiones de este nivel. Socios como Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions participan en procesos asociados al desarrollo.
Para IBM, el movimiento tiene valor tanto tecnológico como financiero. Aunque la compañía no compite de la misma manera que Nvidia en el mercado de chips para IA, su negocio de investigación y licencias puede ganar relevancia si la industria adopta arquitecturas capaces de extender la vida útil de la Ley de Moore. Esa norma, que durante décadas describió el aumento sostenido de los transistores en los chips, enfrentó dudas cada vez mayores a medida que los nodos se acercaban a los límites atómicos.
